1. ASM International宣布其ALD设备获台积电2nm GAA工艺认证

2025年2月，ASM的Pulsus™ G10 ALD系统通过台积电认证，将用于其2nm GAA（环绕栅极）工艺中的关键栅极堆叠步骤。该系统在HfO₂高k介质和TiN金属栅极沉积中实现了埃米级（Å）厚度均匀性（<1%偏差），满足GAA纳米片结构的3D保形性要求。这标志着ALD在2nm以下逻辑芯片量产中的核心地位进一步巩固。

2.Lam Research发布150:1深宽比DRAM电容ALD工艺

2025年3月，Lam推出新型Striker®FE ALD反应腔，专为下一代DRAM电容设计（深宽比>150:1）。新型Striker®FE ALD反应腔采用新型锆基前驱体和脉冲气流技术，在超高深宽比结构中实现ZrO₂/Al₂O₃叠层介质的纳米级均匀覆盖，漏电流降低40%。未来将瞄准美光、SK海力士等厂商的1βnm DRAM量产需求。

3.IMEC利用ALD突破GaN器件界面缺陷难题

2025年4月，IMEC开发低温PE-ALD（等离子体增强ALD）工艺，在GaN HEMT表面沉积AlN/SiNₓ复合钝化层。通过原位氢等离子体预处理将界面态密度降至10¹⁰cm⁻²eV⁻¹以下，动态导通电阻改善5倍，为6G射频和电动汽车用GaN器件的可靠性提供关键技术支撑。

4.东京电子（TEL）推出面向3D NAND的“选择性ALD”量产方案

2025年1月，TEL发布Triase™ SELECTIVE模块，首次将无掩模选择性ALD应用于3D NAND的台阶接触孔金属化工艺。在钨（W）填充前，仅在硅接触面选择性沉积TiN粘附层（厚度2nm），避免介电层污染，减少刻蚀步骤30%，加速了500+层3D NAND量产效率。

5.斯坦福大学实现ALD生长2D MoS₂晶体管阵列

2025年5月，斯坦福大学团队利用空间限域ALD技术，在8英寸晶圆上直接生长单层二硫化钼（MoS₂），均匀性>95%。集成ALD HfO₂栅介质（等效氧化层厚度EOT=0.8nm），制备的MoS₂晶体管开关比达10⁸，性能媲美硅基器件，为后硅基半导体提供可扩展的制造路径。

6.三星采用ALD铁电HfO₂打造神经形态芯片

2025年3月，三星在IEDM 2025公布基于ALD沉积的掺杂HfO₂（HZO）铁电薄膜的神经突触器件。通过精确控制Zr/Hf比例和晶粒取向，实现>10¹²次擦写耐久性，能耗低至10fJ/脉冲，将用于低功耗AI边缘计算硬件。

#芯片制程#原子层沉积#芯片#薄膜沉积